[专利解密]英特尔核心侵权微电子研究所FET专利分析

时间:

2020-08-25 20:57:14

微电子学会专利后,在介质侧壁形成后,装置之间进行电气隔离操作,如切断或氧化。因此,介电侧壁材料不延伸到相邻单元装置的相对栅电极端面之间,从而避免了开口处由于侧壁材料而产生的孔和其他缺陷,可以减小器件之间的最小电气隔离距离,从而增加器件的集成度。

随着集成密度的不断提高,FinFET由于其良好的电性能、可扩展性和与传统制造工艺的兼容性而引起了人们的广泛关注。然而,随着器件特性尺寸的不断减小,越来越难以为翅片管形成栅极电极。一些传统工艺也需要非常精确的端到端间隔,这使得光学近校正变得更加困难。近年来,为了采用高k流道中/金属棚的结构,而不是采用梭形技术,切断掩模的设计方法更加复杂。

为此,微电子研究所于2011年8月22日申请了一项名为半导体器件结构及其制造方法和半导体鳗鱼制造方法的发明专利。专利人是中国科学院微电子研究所。本发明提供了一种半导体器件结构和制造方法,以克服现有技术中的问题。

图1半导体器件的制造结构图1

如图1所示,在SOI衬底上形成FIN1002后,依次形成栅介电层1003和栅电极层1004,然后打印对应于待形成栅线图案的光刻胶线图案。

线型形成后,切割掩模不用于形成缺口图案,而线型图案直接用于刻蚀栅极层形成平行栅线1004。同时,栅介电层1003被蚀刻,使栅介电层1003仅在栅线1004以下。

图2半导体器件的制造结构图2

通过在整个半导体器件结构上沉积一层或多层介电材料,然后通过反应离子刻蚀形成介质侧壁层1005,得到图2所示的结构图。

图3半导体器件的制造结构图3

接下来,在所获得的结构上形成层间介电层1007。为了进一步提高器件的性能,层间介质层由带应力的介质材料组成。例如,对于nfet,层间介质层可以由具有拉伸应力的介质材料构成,而对于pfet来说,层间介质层可以由具有压应力的介质材料构成。

随后,根据栅线1004和介电侧壁层1005在预定区域切断栅极线1004和介电侧壁层1005,以实现单元器件之间的电气隔离。一般而言,缺口的宽度一般为1-10nm,在翅片1002之间的无源区域上被切断。这种切割可以通过切断掩模、反应离子蚀刻或激光切割蚀刻来实现。

这样,本发明半导体器件结构的制作基本完成,以上就是有争议的专利的全部内容。在本专利中,在介质侧壁形成后,对设备之间进行电气隔离操作,如切断或氧化。因此,介电侧壁材料不延伸到相邻单元器件的相对栅电极端之间,从而避免了切割时由于侧壁材料造成的缺陷等缺陷,可以减小器件之间的最小电气隔离距离,从而增加器件的集成度,降低集成电路的制造成本,本发明与可选栅工艺兼容,从而实现多种工艺选择。

关于加德

深圳市嘉德知识产权服务有限公司由在华为等世界500强企业工作多年的知识产权专家、律师和专利代理人组成,熟悉中美知识产权法的理论和实践,在全球知识产权申请、布局、诉讼、许可谈判、交易、运营、标准专利创建、专利池建设、知识产权展览、跨境电子商务、知识产权知识产权保护等方面具有丰富的经验。

上一篇: 乐乐小悦1644通关攻略消魔石开大眼

下一篇:最后一页